Mündəricat:
- Addım 1: SPI -yə ümumi baxış
- Addım 2: Dizayn Xüsusiyyətləri
- Addım 3: Başlamaq
- Addım 4: SPI Master Core və Simulyasiya Dalğa Formalarının RTL Görünüşü
Video: VHDL -də SPI Master dizaynı: 6 addım
2024 Müəllif: John Day | [email protected]. Son dəyişdirildi: 2024-01-30 07:46
Bu təlimatda VHDL -də sıfırdan bir SPI Avtobus Ustası hazırlayacağıq.
Addım 1: SPI -yə ümumi baxış
- SPI sinxron bir serial avtobusdur
- Populyarlığı və sadəliyi onu serial ünsiyyətdə faktiki olaraq standart etdi
- Tam dupleks avtobus
- Sadə protokol və ən sürətli serial avtobusları arasında
Addım 2: Dizayn Xüsusiyyətləri
Dizayn edəcəyimiz SPI Master -in spesifikasiyaları bunlardır:
- Bütün dörd iş rejimini dəstəkləyir; dinamik olaraq konfiqurasiya edilə bilər
- Saat enerjiyə qənaət üçün nəzarəti aktivləşdirir
- Statistik olaraq konfiqurasiya edilə bilən söz uzunluğu və sürəti
- Həm ötürmə, həm də qəbul üçün tək fasilə
Addım 3: Başlamaq
Əvvəla, IP -nin iki interfeysi olmalıdır. Biri serial interfeysi, digəri paralel interfeysdir. Serial interfeysi SPI-nin de-fakto standart siqnallarından ibarətdir: MOSI, MISO, SS, SCLK.
MOSI bəzən SDO, MISO isə bəzən SDI adlanır.
Serial interfeysi xarici ətraf qurğularla, yəni SPI qulları ilə ünsiyyət qurmaq üçün istifadə olunur.
Paralel interfeys, ev sahibi ilə ünsiyyət qurmaq üçün istifadə olunur. Mikro nəzarətçi və ya mikroprosessor, əslində Master -ə məlumatların seriya xətləri vasitəsilə seriyalı olaraq ötürülməsi və alınması lazım olduğunu söyləyir. yəni. Bütün məlumat ötürücüləri paralel interfeysə aiddir.
Daxili olaraq yaratdığımız SCLK ilə yanaşı daxili SPI məntiqini idarə edən qlobal bir saatımız var.
Yazı aktivləşdirmə, saat aktivləşdirmə kimi bəzi nəzarət siqnallarımız da var. Və kəsmə və digər vəziyyət siqnalları.
Mürəkkəb idarəetmə şərtləri ilə məşğul olmalı olduğumuz üçün FSM kimi serial rabitə IP -lərini dizayn etmək daha asandır. SPI ustasını da FSM olaraq dizayn edəcəyik. FSM, iki dəfə SCLK olan başqa bir daxili saatla idarə olunacaq. Bu daxili saat qlobal saatın sinxron sayğaclarından istifadə edərək yaradılır.
Çarpaz saat domenlərində olan bütün nəzarət siqnallarının daha təhlükəsiz tərəfdə olması üçün sinxronizatorlar var.
Addım 4: SPI Master Core və Simulyasiya Dalğa Formalarının RTL Görünüşü
Xüsusi FPGA IP -lərinin istifadə edilmədiyi açıq bir RTL dizaynıdır. Beləliklə, hər hansı bir FPGA üçün tamamilə portativ bir koddur.
Tövsiyə:
VHDL-də Sadə Dörd Yollu Assosiativ Keş Nəzarətçisinin Dizaynı: 4 Addım
VHDL-də Sadə Dörd Yollu Assosiativ Önbellek Nəzarətçisinin Dizaynı: Əvvəlki təlimatımda sadə birbaşa xəritələnmiş önbellek nəzarətçisinin necə dizayn ediləcəyini gördük. Bu dəfə bir addım irəli gedirik. Sadə dörd yollu assosiativ önbelleğe nəzarətçi dizayn edəcəyik. Üstünlük? Daha az qaçırma dərəcəsi, amma mükəmməlliyə görə
VHDL -də proqramlaşdırıla bilən kəsilmə nəzarətçisinin dizaynı: 4 addım
VHDL -də proqramlaşdırıla bilən kəsilmə nəzarətçisinin dizaynı: Bu bloqda aldığım cavablar məni boğur. Bloqumu ziyarət etdiyiniz və biliklərimi sizinlə bölüşməyim üçün motivasiya etdiyiniz üçün təşəkkür edirəm. Bu dəfə bütün SOC -da gördüyümüz başqa bir maraqlı modulun dizaynını təqdim edəcəyəm - Interrupt C
VHDL -də sadə bir önbellek nəzarətçisinin dizaynı: 4 addım
VHDL -də Sadə Keş Nəzarətçisinin Dizaynı: Mən bu təlimatı yazıram, çünki bir önbelleğe nəzarətçi dizaynını öyrənmək və dizayn etməyə başlamaq üçün VHDL -ə istinad etmək çətin idi. Beləliklə, özüm sıfırdan bir önbelleğe nəzarətçi hazırladım və FPGA -da uğurla sınadım. Məndə p
VHDL -də I2C Master dizaynı: 5 addım
VHDL -də I2C Master dizaynı: Bu təlimatda VHDL -də sadə bir I2C ustasının dizaynı müzakirə olunur
VHDL və Verilogda sadə bir VGA nəzarətçisinin dizaynı: 5 addım
VHDL və Verilogda Sadə VGA Nəzarətçisinin Dizaynı: Bu təlimatda RTL -də sadə bir VGA Nəzarətçisi dizayn edəcəyik. VGA Controller, VGA ekranlarını idarə etmək üçün hazırlanmış rəqəmsal bir dövrdür. Görüntülən çərçivəni təmsil edən Frame Buferdən (VGA Yaddaş) oxuyur və lazım olanları yaradır