Mündəricat:

VHDL -də UART dizaynı: 5 addım
VHDL -də UART dizaynı: 5 addım

Video: VHDL -də UART dizaynı: 5 addım

Video: VHDL -də UART dizaynı: 5 addım
Video: FPGA Tutorial 3. UART in VHDL on Altera DE1 Board 2024, Noyabr
Anonim
VHDL -də UART dizaynı
VHDL -də UART dizaynı

UART Universal Asenkron Alıcı Verici deməkdir. Ən populyar və ən sadə serial rabitə protokoludur. Bu təlimatda VHDL -də UART modulunun dizaynını öyrənəcəksiniz.

Addım 1: UART nədir?

Müxtəlif ətraf qurğularla ünsiyyət qurmaq üçün prosessorlar və ya nəzarətçilər ümumiyyətlə UART rabitəsindən istifadə edirlər. Sadə və sürətli bir serial ünsiyyətidir. UART, demək olar ki, bütün prosessorlarda minimum tələb olduğundan, yenidən istifadə oluna bilməsi və inteqrasiyanın asan olması üçün ümumiyyətlə VHDL və ya Verilogda Soft IP nüvələri kimi dizayn olunur.

Addım 2: Xüsusiyyətlər

Dizayn edilmiş UART -in texniki xüsusiyyətləri aşağıda verilmişdir:

* Standart UART siqnalları.

* 600-115200 arası konfiqurasiya edilə bilən baud dərəcəsi.

* Nümunə götürmə = 8x @alıcı

* FPGA sübut edilmiş dizayn - Xilinx Artix 7 lövhəsində.

* UART ətraf qurğularında sınaqdan keçirildi, Hyperterminal - bütün baudratlar

Addım 3: Dizayn yanaşması

  1. UART -ı tamamlamaq üçün daha sonra birləşdirəcəyimiz 3 modul dizayn edəcəyik.

    • Verici Modulu: Serial məlumatların ötürülməsinə diqqət yetirir
    • Alıcı Modulu: Serial məlumat qəbul etməsinə diqqət yetirir
    • Baud generator Modulu: Baud saatı istehsalına diqqət yetirir.
  2. Baud generator modulu dinamik olaraq konfiqurasiya edilə bilər. İstədiyiniz sürətə görə əsas saatdan iki baud saatı yaradır. Biri ötürücü üçün, digəri alıcı üçün.
  3. Alıcı modulu, qəbul zamanı səhv olma ehtimalını minimuma endirmək üçün 8x nümunə götürmə sürətindən istifadə edir, yəni qəbuledici baud saatı 8x ötürücü baud saatıdır.
  4. Nəzarət siqnalları ötürmə və qəbulu, həmçinin kəsilmə siqnalını idarə edir.
  5. Paritet biti olmayan bir UART seriyalı interfeysi, bir dayanma və başlanğıc biti, 8 məlumat biti.
  6. UART ilə paralel məlumatları verən və alan bir ana prosessor və ya nəzarətçi ilə əlaqə qurmaq üçün paralel bir interfeys.

Addım 4: Simulyasiya Nəticələri

Simulyasiya Nəticələri
Simulyasiya Nəticələri

Addım 5: Əlavə edilmiş fayllar

* UART ötürücü modulu -vhd faylı

* UART qəbuledici modulu - vhd faylı

* Baud generator modulu - vhd faylı

* UART modulu - Yuxarıdakı modulları birləşdirən əsas üst modul - vhd fayl

* UART IP Core -nun tam sənədləri - pdf

Hər hansı bir sualınız üçün mənimlə əlaqə saxlaya bilərsiniz:

Mitu Raj

məni izləyin:

Sorğular üçün əlaqə saxlayın: [email protected]

Tövsiyə:

VHDL-də Sadə Dörd Yollu Assosiativ Keş Nəzarətçisinin Dizaynı: 4 Addım

VHDL-də Sadə Dörd Yollu Assosiativ Keş Nəzarətçisinin Dizaynı: 4 Addım

VHDL-də Sadə Dörd Yollu Assosiativ Önbellek Nəzarətçisinin Dizaynı: Əvvəlki təlimatımda sadə birbaşa xəritələnmiş önbellek nəzarətçisinin necə dizayn ediləcəyini gördük. Bu dəfə bir addım irəli gedirik. Sadə dörd yollu assosiativ önbelleğe nəzarətçi dizayn edəcəyik. Üstünlük? Daha az qaçırma dərəcəsi, amma mükəmməlliyə görə

VHDL -də proqramlaşdırıla bilən kəsilmə nəzarətçisinin dizaynı: 4 addım

VHDL -də proqramlaşdırıla bilən kəsilmə nəzarətçisinin dizaynı: 4 addım

VHDL -də proqramlaşdırıla bilən kəsilmə nəzarətçisinin dizaynı: Bu bloqda aldığım cavablar məni boğur. Bloqumu ziyarət etdiyiniz və biliklərimi sizinlə bölüşməyim üçün motivasiya etdiyiniz üçün təşəkkür edirəm. Bu dəfə bütün SOC -da gördüyümüz başqa bir maraqlı modulun dizaynını təqdim edəcəyəm - Interrupt C

VHDL -də sadə bir önbellek nəzarətçisinin dizaynı: 4 addım

VHDL -də sadə bir önbellek nəzarətçisinin dizaynı: 4 addım

VHDL -də Sadə Keş Nəzarətçisinin Dizaynı: Mən bu təlimatı yazıram, çünki bir önbelleğe nəzarətçi dizaynını öyrənmək və dizayn etməyə başlamaq üçün VHDL -ə istinad etmək çətin idi. Beləliklə, özüm sıfırdan bir önbelleğe nəzarətçi hazırladım və FPGA -da uğurla sınadım. Məndə p

VHDL -də I2C Master dizaynı: 5 addım

VHDL -də I2C Master dizaynı: 5 addım

VHDL -də I2C Master dizaynı: Bu təlimatda VHDL -də sadə bir I2C ustasının dizaynı müzakirə olunur

VHDL və Verilogda sadə bir VGA nəzarətçisinin dizaynı: 5 addım

VHDL və Verilogda sadə bir VGA nəzarətçisinin dizaynı: 5 addım

VHDL və Verilogda Sadə VGA Nəzarətçisinin Dizaynı: Bu təlimatda RTL -də sadə bir VGA Nəzarətçisi dizayn edəcəyik. VGA Controller, VGA ekranlarını idarə etmək üçün hazırlanmış rəqəmsal bir dövrdür. Görüntülən çərçivəni təmsil edən Frame Buferdən (VGA Yaddaş) oxuyur və lazım olanları yaradır