Mündəricat:

Vivado Simulyasiyasından necə istifadə olunur: 6 addım
Vivado Simulyasiyasından necə istifadə olunur: 6 addım

Video: Vivado Simulyasiyasından necə istifadə olunur: 6 addım

Video: Vivado Simulyasiyasından necə istifadə olunur: 6 addım
Video: YouTube Live -da bizimlə birlikdə böyüyün 🔥 #SanTenChan 🔥 1 Sentyabr 2021 -ci ildə birlikdə böyüyün! 2024, Iyul
Anonim
Vivado Simulyasiyasından necə istifadə olunur
Vivado Simulyasiyasından necə istifadə olunur

Bu simulyasiya layihəsini onlayn dərs üçün etdim. Layihə Verilog tərəfindən yazılmışdır. Vivadoda simulyasiya vasitəsi ilə, əvvəllər yaradılmış stop -saat layihəsindəki enable_sr (aktiv rəqəm) dalğa formasını görüntüləmək üçün istifadə edəcəyik. Əlavə olaraq, dizaynda etdiyimiz səhvləri göstərmək üçün sistem tapşırığından istifadə edəcəyik.

Addım 1: Mənbə əlavə edin və "Simulyasiya mənbələri əlavə et və ya yaradın" seçin

Mənbələr əlavə edin və "Simulyasiya mənbələri əlavə et və ya yaradın" seçin
Mənbələr əlavə edin və "Simulyasiya mənbələri əlavə et və ya yaradın" seçin

Addım 2: Enable_sr_tb adlı bir fayl yaradın

Enable_sr_tb adlı bir fayl yaradın
Enable_sr_tb adlı bir fayl yaradın

Addım 3: Testbench Faylını yaradın

1. Enable_sr modulunu stop watch layihəsindən idxal edin. Simulyasiya etmək istədiyimiz sənəd budur

2. Enable_sr_tb () testbench modulu yaradın;

3. enable_sr () modulunun giriş və çıxışlarını daxil edin. Unutmayın ki, enable_sr üçün girişlər indi qeyd tipindədir, nəticələr isə net tipə çevrilir.

4. Enable_sr olan sınaqdan keçirilmiş vahidi (uut) işə salın

5. (T) dövrü 20 ns olan saatı yaradın

6. Səhv yoxlama sistemi yaratmaq üçün şərti ifadəni istifadə edin. Bu nümunədə, birdən çox rəqəmin aktiv olub olmadığını yoxlamaq istəyirik.

Qeyd: Orijinal enable_sr () faylında, nümunəni 4'b0011 olaraq başlamalıyıq ki, səhv yaratmaq üçün iki rəqəm aktiv olsun

7. Səhv göstərmək üçün $ display sistem tapşırığını istifadə edin

8. Simulyasiyanı 400ns vaxtında başa çatdırmaq üçün $ finish sistem tapşırığını istifadə edin

Addım 4: Enable_sr_tb -ni Simulyasiya Altında Üst Səviyyə olaraq təyin edin

Enable_sr_tb -ni Simulyasiya Altında Üst Səviyyə olaraq təyin edin
Enable_sr_tb -ni Simulyasiya Altında Üst Səviyyə olaraq təyin edin

Addım 5: Sintez və Davranış Simulyasiyasını Çalışdırın

Sintez və Davranış Simulyasiyasını Çalışdırın
Sintez və Davranış Simulyasiyasını Çalışdırın
  1. Davranış simulyasiyasına başlamazdan əvvəl testbench faylında və test faylının altındakı vahiddə sintaksis səhvlərinin olmadığından əmin olmaq üçün sintezi işə salın.
  2. Davranış simulyasiyasını işə salın

Addım 6: Simulyasiya nəticəsini qiymətləndirin

Simulyasiya nəticəsini qiymətləndirin
Simulyasiya nəticəsini qiymətləndirin
Simulyasiya nəticəsini qiymətləndirin
Simulyasiya nəticəsini qiymətləndirin
Simulyasiya nəticəsini qiymətləndirin
Simulyasiya nəticəsini qiymətləndirin

Simulyasiya pəncərələrini görəcəksiniz. Fərqli panellərdən ibarətdir.

Konsol panelində səhv mesajını görəcəksiniz. Bu simulyasiya dövründə birdən çox rəqəmin aktiv olduğunu göstərir.

Dalğa formasını da əhatə dairəsində görə bilərsiniz

Layihə faylı əlavə olunur.

Tövsiyə: